( en | de | ru )

 

Disambiguierung von "Phillips, Joel R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A precorrected-FFT method for capacitance extraction of complicated 3-D structures.

, und . ICCAD, Seite 268-271. IEEE Computer Society / ACM, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Oliver Phillips

Joseph Phillips

James Phillips

Walter Joel

Artur Joel

 

Weitere Publikationen von Autoren mit dem selben Namen

Projection frameworks for model reduction of weakly nonlinear systems.. DAC, Seite 184-189. ACM, (2000)Random sampling of moment graph: a stochastic Krylov-reduction algorithm., und . DATE, Seite 1502-1507. EDA Consortium, San Jose, CA, USA, (2007)Model reduction of time-varying linear systems using approximate multipoint Krylov-subspace projectors.. ICCAD, Seite 96-102. ACM / IEEE Computer Society, (1998)Noise in mixers, oscillators, samplers, and logic an introduction to cyclostationary noise., und . CICC, Seite 431-438. IEEE, (2000)Automated extraction of nonlinear circuit macromodels.. CICC, Seite 451-454. IEEE, (2000)Exploiting input information in a model reduction algorithm for massively coupled parasitic networks., und . DAC, Seite 385-388. ACM, (2004)Variation-Aware, Library Compatible Delay Modeling Strategy., , , und . VLSI-SoC, Seite 122-127. IEEE, (2006)A convex programming approach for generating guaranteed passive approximations to tabulated frequency-data., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (2): 293-301 (2004)Rapid solution of potential integral equations in complicated 3-dimensional geometries.. Massachusetts Institute of Technology, Cambridge, MA, USA, (1997)ndltd.org (oai:dspace.mit.edu:1721.1/43400).WAVSTAN: waveform based variational static timing analysis., und . DATE, Seite 1000-1005. EDA Consortium, San Jose, CA, USA, (2007)