Autor der Publikation

Block-Diagram-Level Design Capture, Functional Simulation, and Layout Assembly of Analog CMOS ICs.

, , und . ISCAS, Seite 2090-2093. IEEE, (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High Density Integrated Computing Circuitry with Multiple Valued Logic.. IEEE Trans. Computers, 29 (2): 191-195 (1980)A unified DCT/IDCT architecture for VLSI implementation., , , und . ICASSP, Seite 1993-1996. IEEE, (1988)Voltage Comparator Circuits for Multiple-Valued CMOS Logic., und . ISMVL, Seite 67-75. IEEE Computer Society, (2002)A VLSI architecture for two-dimensional Radon transform computations., , , und . ICASSP, Seite 933-936. IEEE, (1990)Block-Diagram-Level Design Capture, Functional Simulation, and Layout Assembly of Analog CMOS ICs., , und . ISCAS, Seite 2090-2093. IEEE, (1993)A New Model for Timing Jitter Caused by Device Noise in Current-Mode Logic Frequency Dividers., , , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 724-732. Springer, (2005)Parallel counter design using four-valued threshold logic., und . ICASSP, Seite 796-799. IEEE, (1978)Partitioned Branch Condition Resolution Logic., , und . SBCCI, Seite 35-40. IEEE Computer Society, (2000)Design of a Quaternary Latch Circuit Using a Binary CMOS RS Latch.. ISMVL, Seite 377-381. IEEE Computer Society, (2000)A Bi-Directional Current-Mode CMOS Multiple-Valued Logic Memory Circuit., und . ISMVL, Seite 196-202. IEEE Computer Society, (1991)