Autor der Publikation

Simplified gate level noise injection models for behavioral noise coupling simulation.

, , und . ECCTD, Seite 345-348. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Compact low-voltage self-calibrating digital floating-gate CMOS logic circuits., und . ISCAS (5), Seite 393-396. IEEE, (2002)Surfing front-end architectures for ultrasound imaging systems., , und . ECCTD, Seite 1-4. IEEE, (2015)A 9-bit 50MS/s asynchronous SAR ADC in 28nm CMOS., , und . NORCHIP, Seite 1-6. IEEE, (2012)Extended Comparative Analysis of Flip-Flop Architectures for Subthreshold Applications in 28 nm FD-SOI., , , und . Microprocess. Microsystems, (2017)A 65nm CMOS front-end LNA for medical ultrasound imaging with feedback employing noise and distortion cancellation., und . ECCTD, Seite 1-4. IEEE, (2013)Plasmonic FET Terahertz Spectrometer., , und . IEEE Access, (2020)A Low-Power High-Dynamic-Range Receiver System for In-Probe 3-D Ultrasonic Imaging., , und . IEEE Trans. Biomed. Circuits Syst., 11 (5): 1053-1064 (2017)Analog Circuit Design in Nanoscale CMOS Technologies., , , und . Proc. IEEE, 97 (10): 1687-1714 (2009)A Low-power and Low-noise Multi-purpose Chopper Amplifier with High CMRR and PSRR., , und . EMBC, Seite 3998-4001. IEEE, (2020)Stacking integration methodologies in 3D IC for 3D ultrasound image processing application: A stochastic flash ADC design case study., , und . ISCAS, Seite 1266-1269. IEEE, (2015)