( en | de | ru )

 

Disambiguierung von "Jahanian, Ali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RF-Interconnect Resource Assignment and Placement Algorithms in Application Specific ICs to Improve Performance and Reduce Routing Congestion.

, und . DSD, Seite 624-631. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

ali

Ali Aassie Ali

Ali Yasen Ali

Ali Ramadan Ali

Ali Al-Ali

 

Weitere Publikationen von Autoren mit dem selben Namen

Improved performance and yield with chip master planning design methodology., und . ACM Great Lakes Symposium on VLSI, Seite 185-190. ACM, (2009)Prediction and reduction of routing congestion., , und . ISPD, Seite 72-77. ACM, (2006)Multiplexed switch box architecture in three-dimensional FPGAs to reduce silicon area and improve TSV usage., und . ACM Great Lakes Symposium on VLSI, Seite 303-306. ACM, (2012)DENA: A Configurable Microarchitecture and Design Flow for Biomedical DNA-Based Logic Design., und . IEEE Trans. Biomed. Circuits Syst., 11 (5): 1077-1086 (2017)Vulnerability Analysis Against Fault Attack in terms of the Timing Behavior of Fault Injection., und . ISVLSI, Seite 374-379. IEEE, (2020)A Time Randomization-Based Countermeasure Against the Template Side-Channel Attack., , und . ISC Int. J. Inf. Secur., 14 (1): 47-55 (2022)Accurate Crosstalk Noise Modeling and Analysis of Non-Identical Lossy Interconnections Using Convex Optimization Method., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (10): 4168-4176 (2022)Parallelizing the FPGA global routing algorithm on multi-core systems without quality degradation., und . IEICE Electron. Express, 8 (24): 2061-2067 (2011)Evaluating the Metro-on-Chip Methodology to Improve the Congestion and Routability., , , und . CSICC, Volume 6 von Communications in Computer and Information Science, Seite 689-696. (2008)Security improvement of FPGA configuration file against the reverse engineering attack., , und . ISCISC, Seite 101-105. IEEE, (2016)