( en | de | ru )

 

Disambiguierung von "Shanbhag, Naresh R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
VLSI architectures for soft-decision decoding of Reed-Solomon codes.

, , und . ICC, Seite 2584-2590. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naresh Yallapragada

Uma-Naresh Niranjan

Naresh Bikash Dasgupta

Naresh Reddy Thumati

Naresh Chandra Varshneya

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-power bus design using joint repeater insertion and coding., und . ISLPED, Seite 99-102. ACM, (2005)Low-power AEC-based MIMO signal processing for gigabit ethernet 1000Base-T transceivers., und . ISLPED, Seite 334-339. ACM, (2001)A pipelined adaptive NEXT canceller., und . IEEE Trans. Signal Process., 46 (8): 2252-2258 (1998)A Variation-Tolerant In-Memory Machine Learning Classifier via On-Chip Training., , und . IEEE J. Solid State Circuits, 53 (11): 3163-3173 (2018)Analytical estimation of signal transition activity from word-level statistics., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (7): 718-733 (1997)Area-efficient high-throughput MAP decoder architectures., , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (8): 921-933 (2005)Deep In-Memory Architectures in SRAM: An Analog Approach to Approximate Computing., , und . Proc. IEEE, 108 (12): 2251-2275 (2020)A sphere decoding approach for the vector Viterbi algorithm., , , und . ACSCC, Seite 114-118. IEEE, (2012)A 19.4 nJ/decision 364K decisions/s in-memory random forest classifier in 6T SRAM array., , und . ESSCIRC, Seite 263-266. IEEE, (2017)Low-power reconfigurable signal processing via dynamic algorithm transformations (DAT)., und . ICASSP, Seite 3081-3084. IEEE, (1998)