Autor der Publikation

Co-development of test electronics and PCI Express interface for a multi-Gbps optical switching network.

, , , und . ITC, Seite 1-9. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Extending a DWDM Optical Network Test System to 12 Gbps x4 Channels., und . J. Electron. Test., 27 (3): 351-361 (2011)Wafer Scale Integration: A university perspective., , , , und . J. VLSI Signal Process., 2 (4): 253-269 (1991)Experimental Evaluation of Jitter Reduction Methods for Multi-Gigahertz Test., , und . ITC-Asia, Seite 1-6. IEEE, (2023)An Ultra-High-Speed Test Module and FPGA-Based Development Platform., und . ATS, Seite 269-274. IEEE Computer Society, (2016)Multi-Purpose Digital Test Core Utilizing Programmable Logic., und . ITC, Seite 438-445. IEEE Computer Society, (2002)Real-Time Data Comparison for GigaHertz Digital Test.. ITC, Seite 790-797. IEEE Computer Society, (1991)Stretching the limits of FPGA SerDes for enhanced ATE performance., und . DATE, Seite 202-207. IEEE Computer Society, (2010)Implementing multi-gigahertz test systems using CMOS FPGAs and PECL components., , , und . ESSCIRC, Seite 291-294. IEEE, (2005)A 5 Gbps Wafer-Level Tester., , und . Asian Test Symposium, Seite 58-63. IEEE Computer Society, (2005)Enhanced Resolution Time-Domain Reflectometry for High Speed Channels: Characterizing Spatial Discontinuities with Non-ideal Stimulus., , , und . Asian Test Symposium, Seite 277-282. IEEE Computer Society, (2013)