( en | de | ru )

 

Disambiguierung von "Torrellas, Josep"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Memory Performance of DSS Commercial Workloads in Shared-Memory Multiprocessors.

, , , und . HPCA, Seite 250-260. IEEE Computer Society, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Josep

Josep Castanyé

Josep Callizo

Josep Grebner

Peter Josephs

 

Weitere Publikationen von Autoren mit dem selben Namen

Extreme-scale computer architecture: Energy efficiency from the ground up‡.. DATE, Seite 1-5. European Design and Automation Association, (2014)Defensive ML: Defending Architectural Side-channels with Adversarial Obfuscation., , , , und . CoRR, (2023)Optimizing the Instruction Cache Performance of the Operating System., , und . IEEE Trans. Computers, 47 (12): 1363-1381 (1998)ShortCut: Architectural Support for Fast Object Access in Scripting Languages., , , und . ISCA, Seite 494-506. ACM, (2017)Computer architecture education at the University of Illinois.. WCAE@ISCA, Seite 1. ACM, (1998)Hardware and Software Support for Speculative Execution of Sequential Binaries on a Chip-multiprocessor., und . International Conference on Supercomputing, Seite 85-92. ACM, (1998)NoMap: Speeding-Up JavaScript Using Hardware Transactional Memory., , , und . HPCA, Seite 412-425. IEEE, (2019)Mitigating Parameter Variation with Dynamic Fine-Grain Body Biasing., , , und . MICRO, Seite 27-42. IEEE Computer Society, (2007)Facelift: Hiding and slowing down aging in multicores., und . MICRO, Seite 129-140. IEEE Computer Society, (2008)BulkCommit: scalable and fast commit of atomic blocks in a lazy multiprocessor environment., , , und . MICRO, Seite 371-382. ACM, (2013)