( en | de | ru )

 

Disambiguierung von "Maj, Piotr"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and Challenges of Edge Computing ASICs on Front-End Electronics.

, , , , , , , , und . ISQED, Seite 19-27. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter Maj

Bartosz Maj

Maj-Helen Stein

Maj-Britt Babbel

Maj-Britt Isberner

 

Weitere Publikationen von Autoren mit dem selben Namen

23552-channel IC for single photon counting pixel detectors with 75 µm pitch, ENC of 89 e- rms, 19 e- rms offset spread and 3% rms gain spread., , , und . ESSCIRC, Seite 147-150. IEEE, (2014)7.3kfps readout solution for 65k pixel X-Ray Camera working in zero dead-time mode., und . MIXDES, Seite 111-114. IEEE, (2016)Digitally assisted low noise and fast signal processing charge sensitive amplifier for single photon counting systems., , , , und . ICIT, Seite 1445-1450. IEEE, (2015)An Algorithm of an X-ray Hit Allocation to a Single Pixel in a Cluster and Its Test-Circuit Implementation., , , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (1): 185-197 (2018)Single photon counting integrated circuit operating with CdTe pixel detector., , , und . MIXDES, Seite 324-327. IEEE, (2017)Single Photon-Counting Pixel Readout Chip Operating Up to 1.2 Gcps/mm2 for Digital X-Ray Imaging Systems., , , und . IEEE J. Solid State Circuits, 53 (9): 2651-2662 (2018)Single Photon Counting Readout IC With 44 e- rms ENC and 5.5 e- rms Offset Spread With Charge Sensitive Amplifier Active Feedback Discharge., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (5): 1882-1892 (Mai 2023)Mismatch effects and their correction in large area ASICs.. DDECS, Seite 238-241. IEEE Computer Society, (2014)Methodology of automation process of wafer tests., , , , und . MIXDES, Seite 530-533. IEEE, (2015)FPGA Simulations of Charge Sharing Effect Compensation Algorithms for Implementation in Deep Sub-Micron Technologies., , , und . UKSim, Seite 780-786. IEEE, (2013)