( en | de | ru )

 

Disambiguierung von "Saraya, Takuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NBTI Reliability of PFETs under Post-Fabrication Self-Improvement Scheme for SRAM.

, , , , und . IEICE Trans. Electron., 96-C (5): 620-623 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Takuya Soma

Takuya Suzuki

 

Weitere Publikationen von Autoren mit dem selben Namen

3-Layer stacked pixel-parallel CMOS image sensors using hybrid bonding of SOI wafers., , , , , , , , und . Imaging Sensors and Systems, Seite 1-4. Society for Imaging Science and Technology, (2022)Statistical advantages of intrinsic channel fully depleted SOI MOSFETs over bulk MOSFETs., , , , und . CICC, Seite 1-4. IEEE, (2011)Three-dimensional integrated circuits and stacked CMOS image sensors using direct bonding of SOI layers., , , , , , , , und . 3DIC, Seite TS9.2.1-TS9.2.4. IEEE, (2015)Scalability Study on Ferroelectric-HfO2 Tunnel Junction Memory Based on Non-equilibrium Green Function Method., , , , und . NVMTS, Seite 1-5. IEEE, (2019)Triple-Layering Technology for Pixel-Parallel CMOS Image Sensors Developed by Hybrid Bonding of SOI Wafers., , , , , , , , , und 2 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2019)Verification of the Injection Enhancement Effect in IGBTs by Measuring the Electron and Hole Currents Separately., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 26-29. IEEE, (2018)Quarter Video Graphics Array Full-Digital Image Sensing with Wide Dynamic Range and Linear Output Using Pixel-Wise 3D Integration., , , , , , , , , und 1 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2018)Experimental Demonstration of Post-Fabrication Self-Improvement of SRAM Cell Stability by High-Voltage Stress., , , und . IEICE Trans. Electron., 96-C (6): 759-765 (2013)New Methodology for Evaluating Minority Carrier Lifetime for Process Assessment., , , , , , , , , und 10 andere Autor(en). VLSI Circuits, Seite 105-106. IEEE, (2018)NBTI Reliability of PFETs under Post-Fabrication Self-Improvement Scheme for SRAM., , , , und . IEICE Trans. Electron., 96-C (5): 620-623 (2013)