( en | de | ru )

 

Disambiguierung von "Li, Xiaowei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Going Cooler With Timing-Constrained TeSHoP: A Temperature Sensing-Based Hotspot-Driven Placement Technique for FPGAs.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (9): 2525-2537 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaowei Wu

Xiaowei Lan

Xiaowei Xu

Xiaowei Chen

Xiaowei Ding

 

Weitere Publikationen von Autoren mit dem selben Namen

A Loop-Based Apparatus for At-Speed Self-Testing., und . J. Comput. Sci. Technol., 16 (3): 278-285 (2001)The monotonic increasing relationship between average powers of CMOS VLSI circuits with and without delay and its applications., , , und . Sci. China Ser. F Inf. Sci., 45 (6): 401-415 (2002)Reliability-Oriented Placement and Routing Algorithm for SRAM-Based FPGAs., , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (2): 256-269 (2014)HHC: Hierarchical hardware checkpointing to accelerate fault recovery for SRAM-based FPGAs., , , , , , und . IOLTS, Seite 193-198. IEEE, (2013)PUFPass: A password management mechanism based on software/hardware codesign., , , , , , und . Integr., (2019)New Methodologies for Parallel Architecture., , und . J. Comput. Sci. Technol., 26 (4): 578-587 (2011)BitXpro: Regularity-Aware Hardware Runtime Pruning for Deep Neural Networks., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (1): 90-103 (2023)Data Remapping for Static NUCA in Degradable Chip Multiprocessors., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (5): 879-892 (2015)DHSA: efficient doubly homomorphic secure aggregation for cross-silo federated learning., , , , , und . J. Supercomput., 79 (3): 2819-2849 (2023)Selected Transition Time Adjustment for Tolerating Crosstalk Effects on Network-on-Chip Interconnects., , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (10): 1787-1800 (2011)