( en | de | ru )

 

Disambiguierung von "Peiró, Marcos Martínez"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A new inverse discrete wavelet packet transform architecture.

, , , , und . ISSPA (2), Seite 443-446. IEEE, (2003)0-7803-7946-2.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Roser Peiró Jordán

Vania Martínez

Carlos Martínez

Conrado Martínez

Ursula Martínez

 

Weitere Publikationen von Autoren mit dem selben Namen

2D-DCT Implementation on FPGA by Polynomial Transformation in Two-Dimensions., und . VLSI-SOC, Seite 432-438. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)A new inverse discrete wavelet packet transform architecture., , , , und . ISSPA (2), Seite 443-446. IEEE, (2003)0-7803-7946-2.An active methodology for teaching electronic systems design., , , , und . IEEE Trans. Educ., 49 (3): 355-359 (2006)Flexible architecture for the implementation of the two-dimensional discrete wavelet transform (2D-DWT) oriented to FPGA devices., , , und . Microprocess. Microsystems, 28 (9): 509-518 (2004)2D-DCT on FPGA by polynomial transformation in two-dimensions., , , und . ISCAS (3), Seite 365-368. IEEE, (2004)FPGA Custom DSP for ECG Signal Analysis and Compression., , , , , und . FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 954-958. Springer, (2004)Integer-pixel motion estimation H.264/AVC accelerator architecture with optimal memory management., , , und . Microprocess. Microsystems, 32 (2): 68-78 (2008)Fast FPGA-based pipelined digit-serial/parallel multipliers., , , und . ISCAS (1), Seite 482-485. IEEE, (1999)High-speed, low-complexity fir filter using multiplier block reduction and polyphase decomposition., und . ISCAS, Seite 367-370. IEEE, (2000)Fully Parameterized Discrete Wavelet Packet Transform Architecture Oriented to FPGA., , , und . FPL, Volume 2778 von Lecture Notes in Computer Science, Seite 533-542. Springer, (2003)