Autor der Publikation

A new HW/SW partitioning algorithm for synthesizing the highest performance pipelined ASIPs with multiple identical FUs.

, , und . EURO-DAC, Seite 126-131. IEEE Computer Society Press, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Hardware/Software Partitioning Algorithm for Designing Pipelined ASIPs with Least Gate Counts., , , und . DAC, Seite 527-532. ACM Press, (1996)VLSI implementation of a real-time operating system., , , und . ASP-DAC, Seite 679-680. IEEE, (1997)Effectiveness of the ASIP design system PEAS-III in design of pipelined processors., , , , , und . ASP-DAC, Seite 649-654. ACM, (2001)A low-energy ASIP with flexible exponential Golomb codec for lossless data compression toward artificial vision systems., , , und . BioCAS, Seite 1-4. IEEE, (2015)VLSI Implementation of Fractal Image Compression Processor for Moving Pictures., , und . EUROMICRO, Seite 400-409. IEEE Computer Society, (2001)Emerging technologies for biomedical applications: Artificial vision systems and brain machine interface., , , , , und . ASP-DAC, Seite 299. IEEE, (2017)Error analysis of an estimation method using RTT for available bandwidth of a bottleneck link., , , und . APNOMS, Seite 1-3. IEEE, (2013)Software Development Tool Generation Method Suitable for Instruction Set Extension of Embedded Processors., , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2010)A low power VLIW processor generation method by means of extracting non-redundant activation conditions., , , und . CODES+ISSS, Seite 227-232. ACM, (2007)A Low-power ASIP Generation Method by Extracting Minimum Execution Conditions., , , und . Inf. Media Technol., 5 (4): 1110-1121 (2010)