Autor der Publikation

Analysis of Nonideal Behaviors Based on INL/DNL Plots for SAR ADCs.

, , und . IEEE Trans. Instrumentation and Measurement, 65 (8): 1804-1817 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A testable and debuggable dual-core system with thermal-aware dynamic voltage and frequency scaling., , , , , , , , , und 3 andere Autor(en). ASP-DAC, Seite 17-18. IEEE, (2016)Effective and Efficient Approach for Power Reduction by Using Multi-Bit Flip-Flops., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (4): 624-635 (2013)A Low-Power Mixed-Architecture ADC with Time-Interleaved Correlated Double Sampling Technique and Power-Efficient Back-End Stages., und . IEICE Trans. Electron., 94-C (1): 89-101 (2011)An area- and power-efficient half-rate clock and data recovery circuit., , , , , und . ISCAS, Seite 2129-2132. IEEE, (2014)An 8-bit 400-MS/s calibration-free SAR ADC with a pre-amplifier-only comparator., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2017)A Low Energy Consumption 10-Bit 100kS/s SAR ADC with Timing Control Adaptive Window., , , und . ISCAS, Seite 1-4. IEEE, (2018)A 9-Bit 150-MS/s Subrange ADC Based on SAR Architecture in 90-nm CMOS., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (3): 570-581 (2013)Histogram Based Testing Strategy for ADC., , und . ATS, Seite 51-54. IEEE, (2006)A 1.6-GS/s 8b Flash-SAR Time-Interleaved ADC with Top-Plate Residue Based Gain Calibration., und . ISCAS, Seite 1-5. IEEE, (2021)A Physically Unclonable Function Embedded in a SAR ADC., und . ITC-Asia, Seite 85-89. IEEE, (2022)