( en | de | ru )

 

Disambiguierung von "Sánchez-Sinencio, Edgar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Single Miller capacitor compensated multistage amplifiers for large capacitive load applications.

, , und . ISCAS (1), Seite 493-496. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

David Sánchez Sánchez

Antonia Sánchez

Yerson Sánchez

Nydia Sánchez

David Sánchez

 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic range, noise and linearity optimization of continuous-time OTA-C filters., , , und . ICECS, Seite 41-44. IEEE, (2004)Efficient use of gain-bandwidth product in active filters: Gm-C and Active-R alternatives., und . LASCAS, Seite 1-4. IEEE, (2017)A fully integrated highly linear efficient power amplifier in 0.25µm BiCMOS technology for wireless applications., , , , , , und . CICC, Seite 1-4. IEEE, (2011)A new method for wavelets generation., , , , und . EUSIPCO, Seite 1-4. IEEE, (1996)Highly Linear Low-Power Wireless RF Receiver for WSN., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (5): 1007-1016 (2019)A Capacitor-Less LDO With High-Frequency PSR Suitable for a Wide Range of On-Chip Capacitive Loads., , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (9): 2970-2982 (2016)An Automatic Resonance Tracking Scheme With Maximum Power Transfer for Piezoelectric Transducers., , , , , und . IEEE Trans. Ind. Electron., 62 (11): 7136-7145 (2015)Advanced Quenching Techniques for Super-Regenerative Radio Receivers., und . IEEE Trans. Circuits Syst. I Regul. Pap., 59-I (7): 1533-1545 (2012)A practical self-calibration scheme implementation for pipeline ADC., und . IEEE Trans. Instrumentation and Measurement, 53 (2): 448-456 (2004)A General Purpose Discrete-Time Multiplexing Neuron-Array Architecture., und . ISCAS, Seite 1320-1323. IEEE, (1995)