( en | de | ru )

 

Disambiguierung von "Siriburanon, Teerachot"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
13.6 A 42Gb/s 60GHz CMOS transceiver for IEEE 802.11ay.

, , , , , , , , , , , , , , , und . ISSCC, Seite 248-249. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Siriburanon, Teerachot
Eine Person hinzufügen mit dem Namen Siriburanon, Teerachot
 

Weitere Publikationen von Autoren mit dem selben Namen

A 30-GHz class-F23 oscillator in 28nm CMOS using harmonic extraction and achieving 120 kHz 1/f3 corner., , und . ESSCIRC, Seite 87-90. IEEE, (2017)28 GHz Quadrature Frequency Generation Exploiting Injection-Locked Harmonic Extractors for 5G Communications., , , und . NEWCAS, Seite 1-4. IEEE, (2019)A 265μW Fractional-N Digital PLL with Seamless Automatic Switching Subsampling/Sampling Feedback Path and Duty-Cycled Frequency-Locked Loop in 65nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 256-258. IEEE, (2019)An LC-DCO based synthesizable injection-locked PLL with an FoM of -250.3dB., , , , , und . ESSCIRC, Seite 197-200. IEEE, (2016)A Compact 0.2-0.3-V Inverse-Class-F23 Oscillator for Low 1/f3 Noise Over Wide Tuning Range., , , , , , und . IEEE J. Solid State Circuits, 57 (2): 452-464 (2022)Characterisation and Modelling of 22-nm FD-SOI Transistors Operating at Cryogenic Temperatures., , , , , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)A sub-harmonic injection-locked frequency synthesizer with frequency calibration scheme for use in 60GHz TDD transceivers., , , , und . ASP-DAC, Seite 97-98. IEEE, (2013)An HDL-synthesized gated-edge-injection PLL with a current output DAC., , , , , , und . ASP-DAC, Seite 2-3. IEEE, (2015)25.2 A 2.2GHz -242dB-FOM 4.2mW ADC-PLL using digital sub-sampling architecture., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)DTC-Assisted All-Digital Phase-Locked Loop Exploiting Hybrid Time/Voltage Phase Digitization., , , , und . APCCAS, Seite 81-84. IEEE, (2019)