( en | de | ru )

 

Disambiguierung von "Mizuno, Hiroyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hierarchical 3D interconnection architecture with tightly-coupled processor-memory integration.

, , , , und . 3DIC, Seite 1-6. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroyuki Tan

Hiroyuki Kobayashi

Jun Mizuno

Hiroyuki Okamuro

Hiroyuki Takada

 

Weitere Publikationen von Autoren mit dem selben Namen

Hierarchical power distribution and power management scheme for a single chip mobile processor., , , , , , , , , und 23 andere Autor(en). DAC, Seite 292-295. ACM, (2006)24.3 20k-spin Ising chip for combinational optimization problem with CMOS annealing., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Accelerator Chip for Ground-state Searches of Ising Model with Asynchronous Random Pulse Distribution., , , , , und . Int. J. Netw. Comput., 6 (2): 195-211 (2016)Mixbiotic society measures: Assessment of community well-going as living system., , , , , und . CoRR, (2023)Quantum Computer Architecture for Quantum Error Correction with Distributing Process to Multiple Temperature Layers., , und . candar, Seite 196-202. IEEE, (2023)Sensorimotor Visual Perception on Embodied System Using Free Energy Principle., , , und . PKDD/ECML Workshops (1), Volume 1524 von Communications in Computer and Information Science, Seite 865-877. Springer, (2021)Spatial computing architecture using randomness of memory cell stability under voltage control., , , und . ECCTD, Seite 1-4. IEEE, (2013)Response Style Characterization for Repeated Measures Using the Visual Analogue Scale., , , , , und . CoRR, (2024)A 45nm 37.3GOPS/W heterogeneous multi-core SoC., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 100-101. IEEE, (2010)Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 74-83 (2007)