( en | de | ru )

 

Disambiguierung von "Dudek, Piotr"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Fast Self-Tuning Background Subtraction Algorithm.

, und . CVPR Workshops, Seite 401-404. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Piotr Dudek

Piotr Dudek

Piotr Dudek

Gerhard Dudek

Max Dudek

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture of a VLSI cellular processor array for synchronous/asynchronous image processing., und . ISCAS, IEEE, (2006)Live demonstration: A sensor-processor array integrated circuit for high-speed real-time machine vision., , , , und . ISCAS, Seite 447. IEEE, (2014)Focal-plane moving object segmentation for realtime video surveillance., , und . ISCAS, Seite 1600-1603. IEEE, (2008)A field programmable array core for image processing (abstract only)., und . FPGA, Seite 266. ACM, (2012)Development of robot self-identification based on visuomotor prediction., , und . ICDL-EPIROB, Seite 1-2. IEEE, (2012)Pixel interlacing to trade off the resolution of a cellular processor array against more registers., , , und . ECCTD, Seite 1-4. IEEE, (2015)Live Demonstration: CNN Inference on the Focal Plane with a Pixel Processor Array., , , , , und . ISCAS, Seite 1. IEEE, (2020)A CMOS general-purpose sampled-data analogue microprocessor., und . ISCAS, Seite 417-420. IEEE, (2000)Architecture of asynchronous cellular processor array for image skeletonization., und . ECCTD, Seite 81-84. IEEE, (2005)Implementation of an asynchronous cellular logic network as a co-processor for a general-purpose massively parallel array., und . ECCTD, Seite 84-87. IEEE, (2007)