Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation.

Y. Nakata, Y. Kimi, S. Okumura, J. Jung, T. Sawada, T. Toshikawa, M. Nagata, H. Nakano, M. Yabuuchi, H. Fujiwara, K. Nii, H. Kawai, H. Kawaguchi, und M. Yoshimoto. IEICE Trans. Electron., 97-C (4): 332-341 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shunsuke Saito

Weitere Publikationen von Autoren mit dem selben Namen

Bit error rate estimation in SRAM considering temperature fluctuation.Y. Kagiyama, S. Okumura, K. Yanagida, S. Yoshimoto, Y. Nakata, S. Izumi, H. Kawaguchi, und M. Yoshimoto. ISQED, Seite 516-519. IEEE, (2012)0.5-V operation variation-aware word-enhancing cache architecture using 7T/14T hybrid SRAM.Y. Nakata, S. Okumura, H. Kawaguchi, und M. Yoshimoto. ISLPED, Seite 219-224. ACM, (2010)A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM Using Low-Energy Disturb Mitigation Scheme.S. Yoshimoto, M. Terada, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, und M. Yoshimoto. IEICE Trans. Electron., 95-C (4): 572-578 (2012)A 40-nm 256-Kb Half-Select Resilient 8T SRAM with Sequential Writing Technique.S. Yoshimoto, M. Terada, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, und M. Yoshimoto. IEICE Electron. Express, 9 (12): 1023-1029 (2012)Design Choice in 45-nm Dual-Port SRAM - 8T, 10T Single End, and 10T Differential.H. Noguchi, Y. Iguchi, H. Fujiwara, S. Okumura, K. Nii, H. Kawaguchi, und M. Yoshimoto. IPSJ Trans. Syst. LSI Des. Methodol., (2011)A Dependable SRAM with 7T/14T Memory Cells.H. Fujiwara, S. Okumura, Y. Iguchi, H. Noguchi, H. Kawaguchi, und M. Yoshimoto. IEICE Trans. Electron., 92-C (4): 423-432 (2009)A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation.Y. Nakata, Y. Kimi, S. Okumura, J. Jung, T. Sawada, T. Toshikawa, M. Nagata, H. Nakano, M. Yabuuchi, H. Fujiwara und 4 andere Autor(en). IEICE Trans. Electron., 97-C (4): 332-341 (2014)A 40-nm 256-Kb 0.6-V operation half-select resilient 8T SRAM with sequential writing technique enabling 367-mV VDDmin reduction.M. Terada, S. Yoshimoto, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, und M. Yoshimoto. ISQED, Seite 489-492. IEEE, (2012)Quality of a Bit (QoB): A New Concept in Dependable SRAM.H. Fujiwara, S. Okumura, Y. Iguchi, H. Noguchi, Y. Morita, H. Kawaguchi, und M. Yoshimoto. ISQED, Seite 98-102. IEEE Computer Society, (2008)Model-based fault injection for failure effect analysis - Evaluation of dependable SRAM for vehicle control units.Y. Nakata, Y. Ito, Y. Sugure, S. Oho, Y. Takeuchi, S. Okumura, H. Kawaguchi, und M. Yoshimoto. DSN Workshops, Seite 91-96. IEEE Computer Society, (2011)