( en | de | ru )

 

Disambiguierung von "Chae, Hyunsu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4nm 16Gb/s/pin Single-Ended PAM4 Parallel Transceiver with Switching-Jitter Compensation and Transmitter Optimization.

, , , , , , , , , , , und . ISSCC, Seite 404-405. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gyuwon Chae

Hong-Sik Chae

Yung-Bog Chae

Yi-Byung Chae

Jae-Ho Chae

 

Weitere Publikationen von Autoren mit dem selben Namen

High speed mixed analog/digital PRML architecture for optical data storage system., , , , , , , und . SoCC, Seite 209-212. IEEE, (2004)Test cost reduction for X-value elimination by scan slice correlation analysis., und . DAC, Seite 78:1-78:6. ACM, (2018)ISOP: Machine Learning-Assisted Inverse Stack-Up Optimization for Advanced Package Design., , , , , , , , und . DATE, Seite 1-6. IEEE, (2023)A 64Gb/s Downlink and 32Gb/s Uplink NRZ Wireline Transceiver with Supply Regulation, Background Clock Correction and EOM-based Channel Adaptation for Mid-Reach Cellular Mobile Interface in 8nm FinFET., , , , , , , , , und 10 andere Autor(en). ESSCIRC, Seite 509-512. IEEE, (2022)A 4nm 16Gb/s/pin Single-Ended PAM4 Parallel Transceiver with Switching-Jitter Compensation and Transmitter Optimization., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 404-405. IEEE, (2023)ISOP-Yield: Yield-Aware Stack-Up Optimization for Advanced Package using Machine Learning., , , , , , , , und . ASPDAC, Seite 644-650. IEEE, (2024)An improved architecture of the mixed mode clock/data recovery for DVD read channel., , , , , und . CICC, Seite 287-290. IEEE, (2004)A Fast Hopping Frequency Synthesizer for UWB Systems in a CMOS Technology., , , , , , , und . ISWCS, Seite 370-374. IEEE, (2005)