( en | de | ru )

 

Disambiguierung von "Jang, Tae-Kwang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.74.12 mm3 Fully Integrated pH Sensor for Implantable Applications using Differential Sensing and Drift-Compensation.

, , , , , , , , , , und . VLSI Circuits, Seite 310-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tae-Seok Jang

Kwang Park

Liem Khiem Jang

Saeed Jangani

Eun-Ju Jang

 

Weitere Publikationen von Autoren mit dem selben Namen

21.6 A 12nW always-on acoustic sensing and object recognition microsystem using frequency-domain feature extraction and SVM classification., , , , , , und . ISSCC, Seite 362-363. IEEE, (2017)A 5.58 nW Crystal Oscillator Using Pulsed Driver for Real-Time Clocks., , , und . IEEE J. Solid State Circuits, 51 (2): 509-522 (2016)26.9 A 0.19×0.17mm2 Wireless Neural Recording IC for Motor Prediction with Near-Infrared-Based Power and Data Telemetry., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 416-418. IEEE, (2020)A 0.026mm2 5.3mW 32-to-2000MHz digital fractional-N phase locked-loop using a phase-interpolating phase-to-digital converter., , , , , , , , und . ISSCC, Seite 254-255. IEEE, (2013)A 99nW 70.4kHz resistive frequency locking on-chip oscillator with 27.4ppm/ºC temperature stability., , , , und . VLSIC, Seite 238-. IEEE, (2015)A 380pW dual mode optical wake-up receiver with ambient noise cancellation., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)Analysis and Design of Voltage-Controlled Oscillator Based Analog-to-Digital Converter., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (1): 18-30 (2010)A Time-Based Bandpass ADC Using Time-Interleaved Voltage-Controlled Oscillators., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 55-I (11): 3571-3581 (2008)A 0.004mm2 250μW ΔΣ TDC with time-difference accumulator and a 0.012mm2 2.5mW bang-bang digital PLL using PRNG for low-power SoC applications., , , , , , , , und . ISSCC, Seite 240-242. IEEE, (2012)A Reference Oversampling Digital Phase-Locked Loop with -240 dB FOM and -80 dBc Reference Spur., , , und . VLSI Circuits, Seite 160-. IEEE, (2019)