Autor der Publikation

ARBiS: A Hardware-Efficient SRAM CIM CNN Accelerator With Cyclic-Shift Weight Duplication and Parasitic-Capacitance Charge Sharing for AI Edge Application.

, , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (1): 364-377 (Januar 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling of a double-sampling switched-capacitor bandpass delta-sigma modulator for multi-standard applications., , , , und . ASICON, Seite 465-468. IEEE, (2011)A 65nm 39GOPS/W 24-core processor with 11Tb/s/W packet-controlled circuit-switched double-layer network-on-chip and heterogeneous execution array., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 56-57. IEEE, (2013)A low power register file with asynchronously controlled read-isolation and software-directed write-discarding., , , , und . ISCAS, Seite 349-352. IEEE, (2013)An improved coarse synchronization scheme in 3GPP LTE downlink OFDM systems., , , , und . ISCAS, Seite 1516-1519. IEEE, (2012)Low-complexity two-stage timing acquisition scheme for UWB communications., , und . WTS, Seite 53-56. IEEE, (2008)A highly pipelined VLSI architecture for all modes and block sizes intra prediction in HEVC encoder., , , , und . ASICON, Seite 1-4. IEEE, (2013)A 2D mesh NoC with self-configurable and shared-FIFOs routers., , , , und . ASICON, Seite 1-4. IEEE, (2013)A fast multi-core virtual platform and its application on software development., , , , und . ASICON, Seite 1-4. IEEE, (2013)A common flexible architecture for Turbo/LDPC codes., , , , und . ISOCC, Seite 54-57. IEEE, (2011)An efficient multi-rate LDPC-CC decoder with layered decoding algorithm., , , und . ICC, Seite 5548-5552. IEEE, (2013)