( en | de | ru )

 

Disambiguierung von "Ichiyama, Kiyotaka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Real-Time Jitter Measurement Board for High-Performance Computer and Communication Systems.

, , , , , , und . ITC, Seite 77-84. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kiyotaka Yasuda

 

Weitere Publikationen von Autoren mit dem selben Namen

An ATE system for testing 2.4-GHz RF digital communication devices with QAM signal interfaces., und . ITC, Seite 1-9. IEEE, (2015)A Real-Time Delta-Time-to-Voltage Converter for Clock Jitter Measurement., , , und . ITC, Seite 1-8. IEEE Computer Society, (2006)A jitter separation and BER estimation method for asymmetric total jitter distributions., und . ITC, Seite 1-9. IEEE, (2017)Real-Time Testing Method for Multilevel Signal Interfaces and Its Impact on Test Cost., , , , und . IEEE Des. Test Comput., 29 (5): 63-71 (2012)A Real-Time Jitter Measurement Board for High-Performance Computer and Communication Systems., , , , , , und . ITC, Seite 77-84. IEEE Computer Society, (2004)A Stressed Eye Testing Module for Production Test of 30-Gbps NRZ Signal Interfaces., , und . ITC, Seite 1-10. IEEE, (2018)An On-Chip Delta-Time-to-Voltage Converter for Real-Time Measurement of Clock Jitter., , , und . ISCAS, Seite 2798-2801. IEEE, (2007)A Jitter Injection Module for Production Test of 52-Gbps PAM4 Signal Interfaces., , und . ITC, Seite 1-8. IEEE, (2019)A robust method for identifying a deterministic jitter model in a total jitter distribution., , , und . ITC, Seite 1-10. IEEE Computer Society, (2009)An ATE System for Testing RF Digital Communication Devices With QAM Signal Interfaces., und . IEEE Des. Test, 33 (6): 15-22 (2016)