( en | de | ru )

 

Disambiguierung von "Harjani, Ramesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power optimization of CMOS LC VCOs.

, , und . ISCAS (4), Seite 718-721. IEEE, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramesh Ummanni

Ramesh Boggula

Ramesh Sharma

Ramesh Sheth

Ramesh Modi

 

Weitere Publikationen von Autoren mit dem selben Namen

Capacitor bank design for wide tuning range LC VCOs: 850MHz-7.1GHz (157%)., und . ISCAS, Seite 1975-1978. IEEE, (2010)A throughput-agnostic 11.9-13.6GOPS/mW multi-signal classification SoC for cognitive radios in 40nm CMOS., , , , , , und . VLSIC, Seite 150-. IEEE, (2015)A novel noise optimization design technique for radio frequency low noise amplifiers., , und . ISCAS (1), Seite 209-212. IEEE, (2003)Analysis and gain design of an integrated quadrature mixer with improved noise and image rejection., und . ISCAS (4), Seite 786-789. IEEE, (2001)A 1GHz signal bandwidth 4-channel-I/Q polyphase-FFT filter bank., und . ESSCIRC, Seite 355-358. IEEE, (2016)Frequency-Hopped Quadrature Frequency Synthesizer in 0.13-mum Technology., , und . IEEE J. Solid State Circuits, 46 (9): 2021-2032 (2011)Design of Low Power Integrated Radios for Emerging Standards, und . Springer, (2020)A 2.4GHz IEEE 802.15.6 Compliant 1.52nJ/bit TX & 1.32nJ/bit RX Multiband Transceiver for Low Power Standards., und . ICECS, Seite 821-824. IEEE, (2018)A unified framework for capacitive series-parallel DC-DC converter design., und . CICC, Seite 1-8. IEEE, (2014)High linearity PVT tolerant 100MS/s rail-to-rail ADC driver with built-in sampler in 65nm CMOS., und . CICC, Seite 1-4. IEEE, (2014)