( en | de | ru )

 

Disambiguierung von "Tyszer, Jerzy"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design for low test pattern counts.

, , , , , , und . DAC, Seite 136:1-136:6. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Weyman Jerzy

Szynka Jerzy

Jerzy Cieslik

Jerzy Krzeczowski

Jerzy Blaszczyk

 

Weitere Publikationen von Autoren mit dem selben Namen

Test Data Decompression for Multiple Scan Designs with Boundary Scan., , und . IEEE Trans. Computers, 47 (11): 1188-1200 (1998)Combinatorial Approach to Multiple Contact Faults Coverage in Programmable Logic Arrays., und . IEEE Trans. Computers, 34 (6): 549-553 (1985)Recursive Pseudoexhaustive Test Pattern Generation., und . IEEE Trans. Computers, 42 (12): 1517-1521 (1993)On New Class of Test Points and Their Applications., , und . ITC, Seite 1-9. IEEE, (2018)Hypercompression of Test Patterns., , , , und . ITC, Seite 1-9. IEEE, (2018)X-Press: Two-Stage X-Tolerant Compactor With Programmable Selector., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (1): 147-159 (2008)On Compaction Utilizing Inter and Intra-Correlation of Unknown States., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (1): 117-126 (2010)Automated synthesis of phase shifters for built-in self-testapplications., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (10): 1175-1188 (2000)A Lightweight True Random Number Generator for Root of Trust Applications., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (9): 2815-2825 (September 2023)Trimodal Scan-Based Test Paradigm., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 1112-1125 (2017)