Autor der Publikation

Ultra-Fine-Grain Field-Programmable VLSI Using Multiple-Valued Source-Coupled Logic.

, und . ISMVL, Seite 26-30. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Verification Based Algorithm Selection., und . IDT, Seite 25-30. IEEE, (2023)Bayesian Network for algorithm selection: Real-world hierarchy for nodes reduction., und . iCAST/UMEDIA, Seite 69-75. IEEE, (2013)Latency Minimization of Parallel VLSI Processors for Robotics Using Integer Programming., und . J. Robotics Mechatronics, 6 (2): 143-149 (1994)Data-Transfer-Aware Design of an FPGA-Based Heterogeneous Multicore Platform with Custom Accelerators., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (12): 2658-2669 (2015)Optimal Periodical Memory Allocation for Logic-in-Memory Image Processors., , und . ISVLSI, Seite 193-198. IEEE Computer Society, (2006)Novel Switch Block Architecture Using Non-Volatile Functional Pass-Gate for Multi-Context FPGAs., , , und . ISVLSI, Seite 46-50. IEEE Computer Society, (2005)Quaternary Universal-Literal CAM for Cellular Logic Image Processing., , und . ISMVL, Seite 224-229. IEEE Computer Society, (1996)One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing., , und . ISMVL, Seite 175-182. IEEE Computer Society, (1997)Multiple-Valued Mask-Programmable Logic Array Using One-Transistor Universal-Literal Circuits., , , und . ISMVL, Seite 167-172. IEEE Computer Society, (2001)CNOT-Measure Quantum Neural Networks., , und . ISMVL, Seite 186-191. IEEE Computer Society, (2018)