( en | de | ru )

 

Disambiguierung von "Dutt, Nikil D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Empirical Study on the Effects of Physical Design in High-Level Synthesis.

, , , und . VLSI Design, Seite 11-16. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Martha Duttle

Johann Duttlinger

Ludwig Duttka

Renate Düttmann

Martin Dütting

 

Weitere Publikationen von Autoren mit dem selben Namen

Data Partitioning Techniques for Partially Protected Caches to Reduce Soft Error Induced Failures., , , und . DIPES, Volume 271 von IFIP, Seite 213-225. Springer, (2008)A Unified code generation approach using mutation scheduling., , und . Code Generation for Embedded Processors, Seite 203-218. Kluwer, (1994)ISEGEN: Generation of High-Quality Instruction Set Extensions by Iterative Improvement, , , , und . CoRR, (2007)Generic Pipelined Processor Modeling and High Performance Cycle-Accurate Simulator Generation, und . CoRR, (2007)Novel Brain-Derived Algorithms Scale Linearly with Number of Processing Elements., , , , , , , und . PARCO, Volume 15 von Advances in Parallel Computing, Seite 767-776. IOS Press, (2007)A hypergraph-based model for port allocation on multiple-register-file VLIW architectures., , und . Int. J. Parallel Program., 23 (6): 499-513 (1995)Real-time analysis of resource-constrained distributed systems by simulation-guided model checking., und . SIGBED Rev., 5 (1): 7 (2008)Fast Configurable-Cache Tuning With a Unified Second-Level Cache., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (1): 80-91 (2009)Optimal Application Mapping and Scheduling for Network-on-Chips with Computation in STT-RAM Based Router., , , und . IEEE Trans. Computers, 68 (8): 1174-1189 (2019)System-level PVT variation-aware power exploration of on-chip communication architectures., , , und . ACM Trans. Design Autom. Electr. Syst., 14 (2): 20:1-20:25 (2009)