( en | de | ru )

 

Disambiguierung von "Salahuddin, Sayeef S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Nonvolatile memory design based on ferroelectric FETs.

, , , , , , , , , , und . DAC, Seite 118:1-118:6. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sarah Salahuddin

M Salahuddin

Salahuddin Ghazi Khan Vardag

S Danischewski

S Hüttelmaier

 

Weitere Publikationen von Autoren mit dem selben Namen

Dual-Source-Line-Bias Scheme to Improve the Read Margin and Sensing Accuracy of STTRAM in Sub-90-nm Nodes., , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (3): 208-212 (2010)Record Transconductance in Leff~30 nm Self-Aligned Replacement Gate ETSOI nFETs Using Low EOT Negative Capacitance HfO2-ZrO2 Superlattice Gate Stack., , , , , , , , , und 3 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Ultrathin Ferroelectricity and Its Application in Advanced Logic and Memory Devices.. IRPS, Seite 1-4. IEEE, (2021)Performance assessment of partially unzipped carbon nanotube field-effect transistors., und . NANOARCH, Seite 157-161. IEEE Computer Society, (2011)Full chip power benefits with negative capacitance FETs., , , , , und . ISLPED, Seite 1-6. IEEE, (2017)GC-eDRAM design using hybrid FinFET/NC-FinFET., , , , und . ISLPED, Seite 199-204. ACM, (2020)Compact Model for Trap Assisted Tunneling based GIDL., , , und . DRC, Seite 1-2. IEEE, (2022)In Quest of the Next Information Processing Substrate: Extended Abstract: Invited., , , , , , , , , und 2 andere Autor(en). DAC, Seite 17:1-17:6. ACM, (2017)FerroX: A GPU-accelerated, 3D phase-field simulation framework for modeling ferroelectric devices., , , , , und . Comput. Phys. Commun., (September 2023)Modeling of failure probability and statistical design of spin-torque transfer magnetic random access memory (STT MRAM) array for yield enhancement., , , und . DAC, Seite 278-283. ACM, (2008)