( en | de | ru )

 

Disambiguierung von "Díaz, Manuel Jesús Bellido"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation.

, , , , , und . IEEE Access, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jesús Díaz y Díaz

Manuel Jiménez Díaz

Jesus-Enrique Díaz-Herrera

Juan Manuel Díaz Yarto

Pedro Miguel d' Jesús Montilva

 

Weitere Publikationen von Autoren mit dem selben Namen

IRIS: An embedded secure boot for IoT devices., , , , und . Internet Things, (Oktober 2023)Accurate Logic-Level Current Estimation for Digital CMOS Circuits., , , , , , und . J. Low Power Electron., 2 (1): 87-94 (2006)Improving the Performance of Static CMOS Gates by Using Independent Bodies., , , , , , und . J. Low Power Electron., 3 (1): 70-77 (2007)Design and implementation of a suitable core for on-chip long-term verification., , , , , und . SIES, Seite 234-237. IEEE, (2010)Using the complement of the cosine to compute trigonometric functions., , , , , , und . EURASIP J. Adv. Signal Process., 2020 (1): 1-21 (2020)Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation., , , , und . IEEE Trans. Instrum. Meas., 60 (12): 3961-3963 (2011)Application of Internode Model to Global Power Consumption Estimation in SCMOS Gates., , , , , , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 337-347. Springer, (2005)Logic-Level Fast Current Simulation for Digital CMOS Circuits., , , , , , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 425-435. Springer, (2005)Minimalistic SDHC-SPI hardware reader module for boot loader applications., , , , , und . Microelectron. J., (2017)An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation., , , , , und . IEEE Access, (2021)