( en | de | ru )

 

Disambiguierung von "Kirner, Raimund"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Code Analysis for Temporal Predictability.

, , , und . Real Time Syst., 32 (3): 253-277 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wolfgang Kirner

Katharina Kirner

Oliver Kirner

Johann Kirner

Alexandra Kirner

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast, Interactive Worst-Case Execution Time Analysis With Back-Annotation., , , , , und . IEEE Trans. Ind. Informatics, 8 (2): 366-377 (2012)Let's get less optimistic in measurement-based timing analysis., , und . SIES, Seite 204-212. IEEE, (2011)A Simple and Efficient Fully Automatic Worst-Case Execution Time Analysis for Model-Based Application Development., und . WISES, Seite 15-24. Vienna University of Technology, (2003)Code Analysis for Temporal Predictability., , , und . Real Time Syst., 32 (3): 253-277 (2006)Asynchronous vs. synchronous interfacing to time-triggered communication systems., und . J. Syst. Archit., (2020)Multi-Link Failure Effects on MPLS Resilient Fast-Reroute Network Architectures., , und . ISORC, Seite 29-33. IEEE, (2021)Classification of Code Annotations and Discussion of Compiler-Support for Worst-Case Execution Time Analysis., und . WCET, Volume 1 von OASIcs, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IBFI), Schloss Dagstuhl, Germany, (2005)Demand-Based Scheduling Priorities for Performance Optimisation of Stream Programs on Parallel Platforms., und . ICA3PP (1), Volume 8285 von Lecture Notes in Computer Science, Seite 357-369. Springer, (2013)Avoiding Timing Anomalies Using Code Transformations., , und . ISORC, Seite 123-132. IEEE Computer Society, (2010)ODRE Workshop: Using SIL Arithmetic to Design Safe and Secure Systems., , und . ISORC, Seite 213-218. IEEE, (2020)