( en | de | ru )

 

Disambiguierung von "Galayko, Dimitri"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
All-Digital Phase-Locked Loop Arrays: Investigation of Synchronisation and Jitter Performance through FPGA Prototyping.

, , , und . NEWCAS, Seite 1-4. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dimitri Barski

Dimitri Hartl

Dimitri Emeljanenko

Dimitri Schwindt

Dimitri Chronopulos

 

Weitere Publikationen von Autoren mit dem selben Namen

SystemC-AMS Modeling of an Electromechanical Harvester of Vibration Energy., und . FDL, Seite 99-104. IEEE, (2008)Electromechanical coupling in electrostatic kinetic energy harvesters., , und . ICECS, Seite 436-437. IEEE, (2016)Autonomous CMOS Power Management Integrated Circuit for Electrostatic Kinetic Energy Harvesters e-KEH., , , und . ICECS, Seite 338-341. IEEE, (2019)Optimization and AMS Modeling for Design of an Electrostatic Vibration Energy Harvester's Conditioning Circuit with an Auto-Adaptive Process to the External Vibration Changes, , und . CoRR, (2008)Jitter Optimisation in a Generalised All-Digital Phase-Locked Loop Model., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (1): 77-81 (2021)Series-Parallel Charge Pump Conditioning Circuits for Electrostatic Kinetic Energy Harvesting., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (1): 227-240 (2017)Guest Editorial Special Section on IEEE ICECS 2020., und . IEEE Open J. Circuits Syst., (2021)A CMOS inductor-less PMIC with MPPT and burst control for a 600 μW magnetoelectric transducer., , und . ISCAS, Seite 1882-1886. IEEE, (2022)Control law synthesis for distributed multi-agent systems: Application to active clock distribution networks., , , , , und . ACC, Seite 4691-4696. IEEE, (2011)All-Digital Phase-Locked Loop Arrays: Investigation of Synchronisation and Jitter Performance through FPGA Prototyping., , , und . NEWCAS, Seite 1-4. IEEE, (2019)