Autor der Publikation

HATCH: Hash Table Caching in Hardware for Efficient Relational Join on FPGA.

, , und . FCCM, Seite 163. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The limits of software transactional memory (STM): dissecting Haskell STM applications on a many-core environment., , , , , , und . Conf. Computing Frontiers, Seite 67-78. ACM, (2008)Functional Verification of a RISC-V Vector Accelerator., , , , , , , , , und 2 andere Autor(en). IEEE Des. Test, 40 (3): 36-44 (Juni 2023)Hardware Acceleration for Query Processing: Leveraging FPGAs, CPUs, and Memory., , , , , , und . Comput. Sci. Eng., 18 (1): 80-87 (2016)Bluespec SystemVerilog., und . FPGAs for Software Programmers, Springer, (2016)SIxD: A Configurable Application-Specific SISD/SIMD Microprocessor Soft-Core., und . SoC, Seite 1-4. IEEE, (2006)HATCH: Hash Table Caching in Hardware for Efficient Relational Join on FPGA., , und . FCCM, Seite 163. IEEE Computer Society, (2015)AxleDB: A novel programmable query processing platform on FPGA., , , , und . Microprocess. Microsystems, (2017)Accelerating Hash-Based Query Processing Operations on FPGAs by a Hash Table Caching Technique., , , , und . CARLA, Volume 697 von Communications in Computer and Information Science, Seite 131-145. (2016)Sargantana: An Academic SoC RISC-V Processor in 22nm FDSOI Technology., , , , , , , , , und 38 andere Autor(en). DCIS, Seite 1-6. IEEE, (2023)PAMS: Pattern Aware Memory System for embedded systems., , , , , , , und . ReConFig, Seite 1-7. IEEE, (2014)