( en | de | ru )

 

Disambiguierung von "Mooney, Randy"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Session 10 - Panel discussion Sure, Moore's Law can continue, but should it.

, , , , , und . CICC, IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hilary Mooney

Randy Jäger

Randy Kurz

Randy Eichin

Randy Koch

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable 0.128-to-1Tb/s 0.8-to-2.6pJ/b 64-lane parallel I/O in 32nm CMOS., , , , , , , , , und . ISSCC, Seite 402-403. IEEE, (2013)Session 10 - Panel discussion Sure, Moore's Law can continue, but should it., , , , , und . CICC, IEEE, (2008)Strong Injection Locking in Low- Q LC Oscillators: Modeling and Application in a Forwarded-Clock I/O Receiver., , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1818-1829 (2009)Analysis of PLL clock jitter in high-speed serial links., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 50 (11): 879-886 (2003)An 8-Gb/s simultaneous bidirectional link with on-die waveform capture., , , , und . IEEE J. Solid State Circuits, 38 (12): 2111-2120 (2003)A 3.6-Gb/s point-to-point heterogeneous-voltage-capable DRAM interface for capacity-scalable memory subsystems., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 40 (1): 233-244 (2005)Jitter in high-speed serial and parallel links., , , , und . ISCAS (4), Seite 425-428. IEEE, (2004)8-Gb/s source-synchronous I/O link with adaptive receiver equalization, offset cancellation, and clock de-skew., , , , , , , und . IEEE J. Solid State Circuits, 40 (1): 80-88 (2005)A 27Gb/s Forwarded-Clock I/O Receiver Using an Injection-Locked LC-DCO in 45nm CMOS., , , , , , , , und . ISSCC, Seite 452-453. IEEE, (2008)A 20Gb/s Embedded Clock Transceiver in 90nm CMOS., , , , , , und . ISSCC, Seite 1334-1343. IEEE, (2006)