Autor der Publikation

A 0.8 V Multimode Vision Sensor for Motion and Saliency Detection With Ping-Pong PWM Pixel.

, , , , , , , , und . IEEE J. Solid State Circuits, 56 (8): 2516-2524 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Neuromorphic Computing System for Bitwise Neural Networks Based on ReRAM Synaptic Array., , , , , , , , , und 2 andere Autor(en). BioCAS, Seite 1-4. IEEE, (2018)Block and Subword-Scaling Floating-Point (BSFP) : An Efficient Non-Uniform Quantization For Low Precision Inference., , und . ICLR, OpenReview.net, (2023)Bit-Serial Cache: Exploiting Input Bit Vector Repetition to Accelerate Bit-Serial Inference., und . DAC, Seite 1-6. IEEE, (2023)Morphable CIM: Improving Operation Intensity and Depthwise Capability for SRAM-CIM Architecture., und . DAC, Seite 1-6. IEEE, (2023)Value-Aware Error Detection and Correction for SRAM Buffers in Low-Bitwidth, Floating-Point CNN Accelerators., , und . ASP-DAC, Seite 242-247. ACM, (2021)8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (4): 2304-2308 (April 2024)DrowsyNet: Convolutional neural networks with runtime power-accuracy tunability using inference-stage dropout., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)A 65nm 1Mb nonvolatile computing-in-memory ReRAM macro with sub-16ns multiply-and-accumulate for binary DNN AI edge processors., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 494-496. IEEE, (2018)A 1Mb Multibit ReRAM Computing-In-Memory Macro with 14.6ns Parallel MAC Computing Time for CNN Based AI Edge Processors., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 388-390. IEEE, (2019)Considerations Of Integrating Computing-In-Memory And Processing-In-Sensor Into Convolutional Neural Network Accelerators For Low-Power Edge Devices., , , , , , , , , und 3 andere Autor(en). VLSI Circuits, Seite 166-. IEEE, (2019)