Autor der Publikation

Breaking the energy barrier in fault-tolerant caches for multicore systems.

, , und . DATE, Seite 731-736. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Techniques for robust energy efficient subthreshold domino CMOS circuits., und . ISCAS, IEEE, (2006)Comparative Analysis of Ultra-Low Voltage Flip-Flops for Energy Efficiency., und . ISCAS, Seite 1173-1176. IEEE, (2007)A Scalable Single-Input-Multiple-Output DC/DC Converter with Enhanced Load Transient Response and Security for Low-Power SoCs., und . ISCAS, Seite 1497-1501. IEEE, (2022)A Sensor System to Detect Positive and Negative Current-Temperature Dependences., und . IEEE Trans. Circuits Syst. II Express Briefs, 58-II (4): 235-239 (2011)Error control combining Hamming and product codes for energy efficient nanoscale on-chip interconnects., und . IET Comput. Digit. Tech., 4 (3): 251-261 (2010)Leakage Power Minimization of Nanoscale CMOS Circuits via Non-Critical Path Transistor Sizing., und . ICECS, Seite 1101-1104. IEEE, (2006)A Statistical Fault Analysis Methodology for the Ascon Authenticated Cipher., , und . HOST, Seite 41-50. IEEE, (2019)Adaptive Error Control for NoC Switch-to-Switch Links in a Variable Noise Environment., und . DFT, Seite 352-360. IEEE Computer Society, (2008)A comprehensive Networks-on-Chip simulator for error control explorations., , und . NOCS, Seite 263-264. ACM/IEEE Computer Society, (2011)Variation-tolerant cache by two-layer error control codes., und . DFTS, Seite 161-166. IEEE Computer Society, (2013)