Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

PLL/DLL System Noise Analysis for Low Jitter Clock Synthesizer Design., , und . ISCAS, Seite 31-34. IEEE, (1994)Quadrature direct digital frequency synthesizers using interpolation-based angle rotation., und . IEEE Trans. Very Large Scale Integr. Syst., 12 (7): 701-710 (2004)A digital audio signal processor for cellular phone application., , und . ASP-DAC, ACM, (1995)A combined VCO and divide-by-two for low-voltage low-power 1.6 GHz quadrature signal generation., , , und . CICC, Seite 1-4. IEEE, (2011)Adaptive Carrier Recovery Using Multi-Order DPLL for Mobile Communication Applications., , und . ISCAS, Seite 1082-1085. IEEE, (1995)16-bit DSP and System for Baseband / Voiceband Processing of IS-136 Cellular Telephony., , , , , , , , , und 1 andere Autor(en). ASP-DAC, Seite 49-. IEEE Computer Society, (1999)A 500-Mb/s quadruple data rate SDRAM interface using a skew cancellation technique., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 36 (4): 648-657 (2001)A DLL-Based Frequency Synthesizer with Selective Reuse of a Delay Cell Scheme for 2.4 GHz ISM Band., und . IEICE Trans. Electron., 88-C (1): 149-153 (2005)Non-Data-Aided Timing Recovery Algorithm for \pi/4-OPSK Modulated Signals., , , , und . ICC (1), Seite 392-396. IEEE, (2000)A 330-MHz 15-b quadrature digital synthesizer/mixer in 0.25-μm CMOS., und . ESSCIRC, Seite 513-516. IEEE, (2003)