( en | de | ru )

 

Disambiguierung von "Bahar, R. Iris"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Midsummer Night's Tree: Efficient and High Performance Secure SCM.

, , , , , und . ASPLOS (3), Seite 22-37. ACM, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bahar Haghanipour

Kayvan Baharmast

Aida Baharuddin

Cengiz Iristay

Bahar Hadzaad

Genexpressionen der Cytochrome P450 1B1 und 2E1 in Abhängigkeit einer PAH-Einwirkung infolge Rauchens sowie der individuellen Suszeptibilität. Uni Gießen, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

ABACUS: A technique for automated behavioral synthesis of approximate computing circuits., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Understanding the Impact of Precision Quantization on the Accuracy and Energy of Neural Networks., , , , und . CoRR, (2016)SoC-TM: integrated HW/SW support for transactional memory programming on embedded MPSoCs., , , , , , und . CODES+ISSS, Seite 39-48. ACM, (2011)CMOS dynamic power estimation based on collapsible current source transistor modeling., , , , , und . ISLPD, Seite 111-116. ACM, (1995)Introduction to joint ACM JETC/TODAES special issue on new, emerging, and specialized technologies., und . ACM Trans. Design Autom. Electr. Syst., 13 (2): 36:1-36:2 (2008)Repurposing FPGAs for Tester Design to Enhance Field-Testing in a 3D Stack., , , , , , und . J. Electron. Test., 35 (6): 887-900 (2019)Concurrent Data Structures with Near-Data-Processing: an Architecture-Aware Implementation., , , , und . SPAA, Seite 297-308. ACM, (2019)Thermal-Aware Design Techniques for Nanometer CMOS Circuits., , , , , , , und . J. Low Power Electron., 4 (3): 374-384 (2008)Guest Editors' Introduction: Challenges for Reliable Design at the Nanoscale., , , und . IEEE Des. Test Comput., 22 (4): 295-297 (2005)Hardware acceleration of feature detection and description algorithms on low-power embedded platforms., , , , und . FPL, Seite 1-9. IEEE, (2016)