( en | de | ru )

 

Disambiguierung von "Tanigawa, Kazuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Development of a Trax Artificial Intelligence algorithm using path and edge.

, , , , und . FPT, Seite 256-259. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kazuya Yamashita

 

Weitere Publikationen von Autoren mit dem selben Namen

Design consideration for reconfigurable processor DS-HIE - Trade-off between performance and chip area., und . ISOCC, Seite 187-190. IEEE, (2011)Exploring compact design on high throughput coarse grained reconfigurable architectures., , , und . FPL, Seite 543-546. IEEE, (2008)Evaluation of compact high-throughput reconfigurable architecture based on bit-serial computation., und . FPT, Seite 273-276. IEEE, (2008)A Generalized Execution Model for Programming on Reconfigurable Architectures and an Architecture Supporting the Model., , , und . FPL, Volume 2438 von Lecture Notes in Computer Science, Seite 434-443. Springer, (2002)EDA Environment for Evaluating a New Switch-Block-Free Reconfigurable Architecture., , , , , und . ReConFig, Seite 448-454. IEEE Computer Society, (2011)Design of superscalar processor with multi-bank register file., , , , , , , und . ISCAS (4), Seite 3507-3510. IEEE, (2005)Development of a Trax Artificial Intelligence algorithm using path and edge., , , , und . FPT, Seite 256-259. IEEE, (2015)A Physical Design Method for a New Memory-Based Reconfigurable Architecture without Switch Blocks., , , , , und . IEICE Trans. Inf. Syst., 95-D (2): 324-334 (2012)Comparison of Bit Serial Computation with Bit Parallel Computation for Reconfigurable Processor., , und . ARC, Volume 5992 von Lecture Notes in Computer Science, Seite 388-393. Springer, (2010)Unified Data/Instruction Cache with Hierarchical Multi-Port Architecture and Hidden Precharge Pipeline., , , , , und . APCCAS, Seite 1297-1300. IEEE, (2006)