( en | de | ru )

 

Disambiguierung von "Chen, Xiaolei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis and Suppression Method of Motor Current Fluctuation Caused by DC-Link Voltage Ripple in PMSM Drives.

, , , , und . IECON, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaolei Shang

Xiaolei Shi

Xiaolei Shi

Xiaolei Ding

Xiaolei Yu

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimum Design of a Parallel conveyor for Electrocoating of Vehicle Bodies., , , und . Int. J. Robotics Autom., (2016)Prediction of visual field deficits by diffusion tensor imaging in temporal lobe epilepsy surgery., , , , und . NeuroImage, 45 (2): 286-297 (2009)Adaptive SV-Borderline SMOTE-SVM algorithm for imbalanced data classification., , , und . Appl. Soft Comput., (Januar 2024)Performance optimization of the echo state network for time series prediction and spoken digit recognition., , , und . ICNC, Seite 502-506. IEEE, (2015)Noninvasive Blood Pressure Waveform Measurement Method Based on CNN-LSTM., , , , und . CCBR, Volume 13628 von Lecture Notes in Computer Science, Seite 664-675. Springer, (2022)Analysis and Suppression Method of Motor Current Fluctuation Caused by DC-Link Voltage Ripple in PMSM Drives., , , , und . IECON, Seite 1-6. IEEE, (2023)Deep Reinforcement Learning for Autonomous Driving by Transferring Visual Features., , , und . ICPR, Seite 4436-4441. IEEE, (2020)An Area-Efficient Timing-Driven Routing Algorithm for Scalable FPGAs with Time-Multiplexed Interconnects., , und . FCCM, Seite 275-276. IEEE Computer Society, (2008)Rearranging agents in a small space using global controls., , , und . IROS, Seite 3576-3582. IEEE, (2017)An architecture and timing-driven routing algorithm for area-efficient FPGAs with time-multiplexed interconnects., , und . FPL, Seite 615-618. IEEE, (2008)