( en | de | ru )

 

Disambiguierung von "Miura, Noriyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
At-Product-Test Dedicated Adaptive supply-resonance suppression.

, , , und . VTS, Seite 1-6. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naotomo Miura

Noriyuki Sakai

Kota Miura

Yuzuru Miura

 

Weitere Publikationen von Autoren mit dem selben Namen

A 12.5Gb/s/link non-contact multi drop bus system with impedance-matched transmission line couplers and Dicode partial-response channel transceivers., , , , , und . CICC, Seite 1-4. IEEE, (2012)A 7Gb/s/link non-contact memory module for multi-drop bus system using energy-equipartitioned coupled transmission line., , , , , , und . ISSCC, Seite 52-54. IEEE, (2012)6W/25mm2 inductive power transfer for non-contact wafer-level testing., , , , , , und . ISSCC, Seite 230-232. IEEE, (2011)A 12Gb/s non-contact interface with coupled transmission lines., , , , , und . ISSCC, Seite 492-494. IEEE, (2011)Rotary coding for power reduction and S/N improvement in inductive-coupling data communication., , , und . A-SSCC, Seite 205-208. IEEE, (2011)An 11Gb/s Inductive-Coupling Link with Burst Transmission., , , , , und . ISSCC, Seite 298-299. IEEE, (2008)Design Methodology and Validity Verification for a Reactive Countermeasure Against EM Attacks., , , , , und . J. Cryptol., 30 (2): 373-391 (2017)Simultaneous 6-Gb/s Data and 10-mW Power Transmission Using Nested Clover Coils for Noncontact Memory Card., , , , , , und . IEEE J. Solid State Circuits, 47 (10): 2484-2495 (2012)A 12-Gb/s Non-Contact Interface With Coupled Transmission Lines., , , , , und . IEEE J. Solid State Circuits, 48 (3): 790-800 (2013)A 500 MHz-BW -52.5 dB-THD Voltage-to-Time Converter Utilizing Two-Step Transition Inverter Delay Lines in 28 nm CMOS., , , , und . IEICE Trans. Electron., 100-C (6): 560-567 (2017)