Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Near-optimal replacement policies for shared caches in multicore processors., , , , und . J. Supercomput., 77 (10): 11756-11785 (2021)Exploiting reuse locality on inclusive shared last-level caches., , , und . ACM Trans. Archit. Code Optim., 9 (4): 38:1-38:19 (2013)Exposing Abstraction-Level Interactions with a Parallel Ray Tracer., , , , , , , , , und 7 andere Autor(en). WCAE@ISCA, Seite 5:1-5:8. ACM, (2019)BALANCER: bandwidth allocation and cache partitioning for multicore processors., , , und . J. Supercomput., 79 (9): 10252-10276 (Juni 2023)Counteracting Bank Misprediction in Sliced First-Level Caches., , , und . Euro-Par, Volume 2790 von Lecture Notes in Computer Science, Seite 586-596. Springer, (2003)Speeding-Up Synchronizations in DSM Multiprocessors., , , , und . Euro-Par, Volume 4128 von Lecture Notes in Computer Science, Seite 473-484. Springer, (2006)Boosting Backward Search Throughput for FM-Index Using a Compressed Encoding., , , , , und . DCC, Seite 577. IEEE, (2019)Characterization and Improvement of Load/Store Cache-based Prefetching., , , und . International Conference on Supercomputing, Seite 369-376. ACM, (1998)Forecasting lifetime and performance of a novel NVM last-level cache with compression., , , , und . CoRR, (2022)Reuse Detector: Improving the Management of STT-RAM SLLCs., , , , , , , , , und 1 andere Autor(en). CoRR, (2024)