Autor der Publikation

Achieving both High Energy Efficiency and High Performance in On-Chip Communication using Hierarchical Rings with Deflection Routing.

, , , , , , , und . CoRR, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Enabling Efficient Dynamic Resizing of Large DRAM Caches via A Hardware Consistent Hashing Mechanism., , , , , , , , und . CoRR, (2016)Adaptive-Latency DRAM (AL-DRAM)., , , , , , und . CoRR, (2016)Improving DRAM performance by parallelizing refreshes with accesses., , , , , , und . HPCA, Seite 356-367. IEEE Computer Society, (2014)MinBD: Minimally-Buffered Deflection Routing for Energy-Efficient Interconnect., , , , , und . NOCS, Seite 1-10. IEEE Computer Society, (2012)A case for hierarchical rings with deflection routing: An energy-efficient on-chip communication substrate., , , , , , , und . Parallel Comput., (2016)Achieving both High Energy Efficiency and High Performance in On-Chip Communication using Hierarchical Rings with Deflection Routing., , , , , , , und . CoRR, (2016)SQUASH: Simple QoS-Aware High-Performance Memory Scheduler for Heterogeneous Systems with Hardware Accelerators., , , und . CoRR, (2015)HAT: Heterogeneous Adaptive Throttling for On-Chip Networks., , , und . SBAC-PAD, Seite 9-18. IEEE Computer Society, (2012)Staged memory scheduling: Achieving high performance and scalability in heterogeneous systems., , , , und . ISCA, Seite 416-427. IEEE Computer Society, (2012)Reducing Performance Impact of DRAM Refresh by Parallelizing Refreshes with Accesses., , , , , , und . CoRR, (2016)