( en | de | ru )

 

Disambiguierung von "Ortega-Cisneros, Susana"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Transition from Synchronous to Asynchronous Systems with Minimal Logic Changes.

, , , , und . LASCAS, Seite 1-5. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mario Cisneros

Alfonso Ortega

Alcides Ortega

José Ortega

Felipe Ortega

 

Weitere Publikationen von Autoren mit dem selben Namen

A Hardware Implementation of a Unit for Geometric Algebra Operations With Parallel Memory Arrays (Abstract Only)., , , , und . FPGA, Seite 272. ACM, (2015)Real-Time Database Systems - Fundamentals, Architectures and Applications, , , und . Springer Briefs in Computer Science Springer, (2024)FPGA implementation of a synchronous and self-timed neuroprocessor., , und . ReConFig, IEEE Computer Society, (2005)A Novel Framework for Fast Feature Selection Based on Multi-Stage Correlation Measures., , , , und . Mach. Learn. Knowl. Extr., 4 (1): 131-149 (2022)Discontinuous output regulation for a DC-to-AC boost converter., , , und . CCE, Seite 1-6. IEEE, (2012)Artificial Intelligence-Based Referral System for Patients With Diabetic Retinopathy., , , , , und . Computer, 53 (10): 77-87 (2020)Design and Implementation of an NoC-Based Convolution Architecture With GEMM and Systolic Arrays.. IEEE Embed. Syst. Lett., 16 (1): 49-52 (März 2024)An image processor for convolution and correlation of binary images implemented in FPGA., , , , , und . CCE, Seite 1-5. IEEE, (2015)Transition from Synchronous to Asynchronous Systems with Minimal Logic Changes., , , , und . LASCAS, Seite 1-5. IEEE, (2024)Implementation of 8-Channel Pulse Width Modulation with AXI4-Lite Interface., , , , , und . CCE, Seite 1-5. IEEE, (2022)