( en | de | ru )

 

Disambiguierung von "Takamiya, Makoto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Insole Pedometer With Piezoelectric Energy Harvester and 2 V Organic Circuits.

, , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 48 (1): 255-264 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Teruko Takamiya

Makoto Yamamoto

Makoto Nakamura

Makoto Arai

Makoto Ida

 

Weitere Publikationen von Autoren mit dem selben Namen

Reducing IR drop in 3D integration to less than 1/4 using Buck Converter on Top die (BCT) scheme., , , , , , , und . ISQED, Seite 210-215. IEEE, (2013)A 1.8V 30nJ adaptive program-voltage (20V) generator for 3D-integrated NAND flash SSD., , , , , , und . ISSCC, Seite 238-239. IEEE, (2009)Energy efficient design and energy harvesting for energy autonomous systems.. VLSI-DAT, Seite 1-3. IEEE, (2015)Inductor design of 20-V boost converter for low power 3D solid state drive with NAND flash memories., , , , , , und . ISLPED, Seite 87-92. ACM, (2009)An on-chip characterizing system for within-die delay variation measurement of individual standard cells in 65-nm CMOS., , , und . ASP-DAC, Seite 109-110. IEEE, (2011)A low voltage buck DC-DC converter using on-chip gate boost technique in 40nm CMOS., , , , , , , und . ASP-DAC, Seite 109-110. IEEE, (2013)A 95mV-startup step-up converter with Vth-tuned oscillator by fixed-charge programming and capacitor pass-on scheme., , , , , , , , und . ISSCC, Seite 216-218. IEEE, (2011)A 80-mV input, fast startup dual-mode boost converter with charge-pumped pulse generator for energy harvesting., , , , , , und . A-SSCC, Seite 33-36. IEEE, (2011)Session 3 - Power management., und . CICC, IEEE, (2008)0.5-V input digital LDO with 98.7% current efficiency and 2.7-µA quiescent current in 65nm CMOS., , , , , , , und . CICC, Seite 1-4. IEEE, (2010)