( en | de | ru )

 

Disambiguierung von "Fanni, Tiziana"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NeuPow: artificial neural networks for power and behavioral modeling of arithmetic components in 45nm ASICs technology.

, , , , , , und . CF, Seite 183-189. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tiziana Margaria

Hiltgunt Fanning

Robert Joseph Fanning

Tiziana Roncoroni

Tiziana Ugoletti

 

Weitere Publikationen von Autoren mit dem selben Namen

Run-time performance monitoring of hardware accelerators: POSTER., und . CF, Seite 289-291. ACM, (2019)Hardware design methodology using lightweight dataflow and its integration with low power techniques., , , , , , , , , und . J. Syst. Archit., (2017)Verification of Neural Networks: Challenges and Perspectives in the AIDOaRt Project (Short Paper)., , , , , und . IPS/RiCeRcA/SPIRIT@AI*IA, Volume 3345 von CEUR Workshop Proceedings, CEUR-WS.org, (2022)Coarse grain reconfiguration: Power estimation and management flow for hybrid gated systems., und . ReConFig, Seite 1-4. IEEE, (2016)NeuPow: artificial neural networks for power and behavioral modeling of arithmetic components in 45nm ASICs technology., , , , , , und . CF, Seite 183-189. ACM, (2019)Power and clock gating modelling in coarse grained reconfigurable systems., , , , und . Conf. Computing Frontiers, Seite 384-391. ACM, (2016)Layering the monitoring action for improved flexibility and overhead control: work-in-progress., , , und . CoRR, (2021)An integrated hardware/software design methodology for signal processing systems., , , , , , , , , und 1 andere Autor(en). J. Syst. Archit., (2019)Run-time Performance Monitoring of Heterogenous Hw/Sw Platforms Using PAPI., , , , , , , , und . CoRR, (2021)Modelling and Automated Implementation of Optimal Power Saving Strategies in Coarse-Grained Reconfigurable Architectures., , , , und . J. Electr. Comput. Eng., (2016)