( en | de | ru )

 

Disambiguierung von "Beerel, Peter A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Implicit enumeration of strongly connected components and anapplication to formal verification.

, und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (10): 1225-1230 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter A Ehrl

Peter A Schmid

Peter A Wuffli

Peter A Ehrl

Peter A Gloor

 

Weitere Publikationen von Autoren mit dem selben Namen

Estimation of energy consumption in speed-independent control circuits., , und . ISLPD, Seite 39-44. ACM, (1995)Observability Conditions and Automatic Operand-Isolation in High-Throughput Asynchronous Pipelines., und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 205-214. Springer, (2012)Blade-OC Asynchronous Resilient Template ‡ This research has been supported in part by NSF Grant #1619415., , und . PATMOS, Seite 147-154. IEEE, (2018)An Asynchronous Low-Power High-Performance Sequential Decoder Implemented With QDI Templates., und . IEEE Trans. Very Large Scale Integr. Syst., 14 (9): 975-985 (2006)Sibling-substitution-based BDD minimization using don't cares., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (1): 44-55 (2000)Average-case technology mapping of asynchronous burst-mode circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (10): 1418-1434 (1999)Implicit enumeration of strongly connected components and anapplication to formal verification., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (10): 1225-1230 (2000)An asynchronous pipeline comparisons with application to DCT matrix-vector multiplication., , und . ISCAS (5), Seite 361-364. IEEE, (2003)Testability of Asynchronous Timed Control Circuits with Delay Assumptions., und . DAC, Seite 446-451. ACM, (1991)SERAD: Soft Error Resilient Asynchronous Design Using a Bundled Data Protocol., , , , und . IEEE Trans. Circuits Syst. I Fundam. Theory Appl., 67-I (5): 1667-1677 (2020)