( en | de | ru )

 

Disambiguierung von "Shrestha, Rahul"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-Complexity lassification Technique and Hardware-Efficient Classify-Unit Architecture for CNN Accelerator.

, , und . VLSID, Seite 210-215. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rahul Gupta

Rameswor Shrestha

Rakshya Shrestha

Roshana Shrestha

Minita Shrestha

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware-Efficient and Low Sensing-Time VLSI-Architecture of MED Based Spectrum Sensor for Cognitive Radio., und . ISCAS, Seite 1-5. IEEE, (2019)Machine learning for the activation of contraflows during hurricane evacuation., , , und . GHTC, Seite 254-258. IEEE, (2015)VLSI-Architecture of Radix-2/4/8 SISO Decoder for Turbo Decoding at Multiple Data-rates., und . VLSI-SoC, Seite 131-136. IEEE, (2018)A Multiple-Radix MAP-Decoder Microarchitecture and Its ASIC Implementation for Energy-Efficient and Variable-Throughput Applications.. IEEE Trans. Very Large Scale Integr. Syst., 29 (1): 65-75 (2021)Hardware-Efficient VLSI Architecture and ASIC Implementation of GRCR-Based Cooperative Spectrum Sensor for Cognitive-Radio Network., und . IEEE Trans. Very Large Scale Integr. Syst., 30 (2): 166-176 (2022)An Uninterrupted Processing Technique-Based High-Throughput and Energy-Efficient Hardware Accelerator for Convolutional Neural Networks., , und . IEEE Trans. Very Large Scale Integr. Syst., 30 (12): 1891-1901 (2022)Area-Efficient and Scalable Data-Fusion Based Cooperative Spectrum Sensor for Cognitive Radio., und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (4): 1198-1202 (2021)A New Multi-objective Hardware-Software-Partitioning Algorithmic Approach for High Speed Applications., , und . VDAT, Volume 711 von Communications in Computer and Information Science, Seite 62-68. Springer, (2017)Hardware-Efficient and Wide-Band Frequency-Domain Energy Detector for Cognitive-Radio Wireless Network., und . VLSID, Seite 277-282. IEEE Computer Society, (2018)Selective register-file cache: an energy saving technique for embedded processor architecture., und . Des. Autom. Embed. Syst., 26 (2): 105-124 (2022)