( en | de | ru )

 

Disambiguierung von "Chakraborty, Koushik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tackling voltage emergencies in NoC through timing error resilience.

, , , und . ISLPED, Seite 104-109. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koushik Biswas

Koushik Chakrabarty

Sourav Chakraborty

Dipanjan Chakraborty

Anirban Chakraborty

 

Weitere Publikationen von Autoren mit dem selben Namen

Stack Aware Threshold Voltage Assignment in 3-D Multicore Designs., und . IEEE Trans. Very Large Scale Integr. Syst., 20 (3): 512-522 (2012)Probabilistic Verification for Reliability of a Two-by-Two Network-on-Chip System., , , , , , und . FMICS, Volume 12863 von Lecture Notes in Computer Science, Seite 232-248. Springer, (2021)BoostNoC: power efficient network-on-chip architecture for near threshold computing., , , und . ICCAD, Seite 124. ACM, (2016)Mixed-mode multicore reliability., , und . ASPLOS, Seite 169-180. ACM, (2009)STRIVE: Enabling Choke Point Detection and Timing Error Resilience in a Low-Power Tensor Processing Unit., , , , und . DAC, Seite 1-6. IEEE, (2023)A GPU Algorithm for IC Floorplanning: Specification, Analysis and Optimization., , , und . VLSI Design, Seite 159-164. IEEE Computer Society, (2011)DOC: Fast and accurate congestion analysis for global routing., , und . ICCD, Seite 508-509. IEEE Computer Society, (2012)Topologically homogeneous power-performance heterogeneous multicore systems., und . DATE, Seite 125-130. IEEE, (2011)HCI-tolerant NoC router microarchitecture., , , und . DAC, Seite 40:1-40:10. ACM, (2013)Power-Performance Yield optimization for MPSoCs using MILP., , und . ISQED, Seite 764-771. IEEE, (2012)