( en | de | ru )

 

Disambiguierung von "Karnik, Tanay"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Resilient circuits - Enabling energy-efficient performance and reliability.

, , , , und . ICCAD, Seite 71-73. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Izzet Tanay

Emre Tanay

Kevser Eda Tanay

 

Weitere Publikationen von Autoren mit dem selben Namen

Total power optimization by simultaneous dual-Vt allocation and device sizing in high performance microprocessors., , , , , , , und . DAC, Seite 486-491. ACM, (2002)High Voltage Tolerant Linear Regulator With Fast Digital Control for Biasing of Integrated DC-DC Converters., , , , , , und . IEEE J. Solid State Circuits, 42 (1): 66-73 (2007)High-voltage power delivery through charge recycling., , , und . IEEE J. Solid State Circuits, 41 (6): 1400-1410 (2006)Accurate Estimation of SRAM Dynamic Stability., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (12): 1639-1647 (2008)Recent Advances and Future Challenges in 2.5D/3D Heterogeneous Integration.. ISPD, Seite 95. ACM, (2022)Trends and Opportunities for SRAM Based In-Memory and Near-Memory Computation., , , , , , , , , und . ISQED, Seite 547-552. IEEE, (2021)Circuit techniques for dynamic variation tolerance., , , , , , und . DAC, Seite 4-7. ACM, (2009)Technology Impacts on Sub-90nm CMOS Circuit Design and Design Methodologies., , und . VLSI Design, Seite 5-7. IEEE Computer Society, (2006)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)An empirical model for accurate estimation of routing delay in FPGAs., und . ICCAD, Seite 328-331. IEEE Computer Society / ACM, (1995)