Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

22.4 A 4.8GS/s 7-ENoB Time-Interleaved SAR ADC with Dither-Based Background Timing-Skew Calibration and Bit-Distribution-Based Background Ping-Pong Comparator Offset Calibration.

Y. Tao, M. Gu, B. Chi, Y. Zhong, L. Jie, und N. Sun. ISSCC, Seite 394-396. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shi Nan

Nan Meng

Nan Qu

Nan Hussey

Nan Guan

Weitere Publikationen von Autoren mit dem selben Namen

Prediction and optimal allocation of agricultural non-point source pollution based on chaos theory.C. Li, C. Na, und S. Nan. IJRIS, 9 (3/4): 185-191 (2017)A comprehensive survey of false data injection in smart grid.Z. Guan, N. Sun, Y. Xu, und T. Yang. Int. J. Wirel. Mob. Comput., 8 (1): 27-33 (2015)A 7-bit 900-MS/s 2-Then-3-bit/cycle SAR ADC With Background Offset Calibration.D. Li, Z. Zhu, J. Liu, H. Zhuang, Y. Yang, und N. Sun. IEEE J. Solid State Circuits, 55 (11): 3051-3063 (2020)Authors' Response to comments on Ön the self-generation of electrical soliton pulses".D. Ricketts, X. Li, N. Sun, K. Woo, und D. Ham. IEEE J. Solid State Circuits, 43 (6): 1492-1493 (2008)A 51-pJ/Pixel 33.7-dB PSNR 4× Compressive CMOS Image Sensor With Column-Parallel Single-Shot Compressive Sensing.C. Park, W. Zhao, I. Park, N. Sun, und Y. Chae. IEEE J. Solid State Circuits, 56 (8): 2503-2515 (2021)A 174.3-dB FoM VCO-Based CT ΔΣ Modulator With a Fully-Digital Phase Extended Quantizer and Tri-Level Resistor DAC in 130-nm CMOS.S. Li, A. Mukherjee, und N. Sun. IEEE J. Solid State Circuits, 52 (7): 1940-1952 (2017)A 12-b ENOB 2.5-MHz BW VCO-Based 0-1 MASH ADC With Direct Digital Background Calibration.K. Ragab, und N. Sun. IEEE J. Solid State Circuits, 52 (2): 433-447 (2017)A 0.7-V 0.6-µW 100-kS/s Low-Power SAR ADC With Statistical Estimation-Based Noise Reduction.L. Chen, X. Tang, A. Sanyal, Y. Yoon, J. Cong, und N. Sun. IEEE J. Solid State Circuits, 52 (5): 1388-1398 (2017)A 10-b 800-MS/s Time-Interleaved SAR ADC With Fast Variance-Based Timing-Skew Calibration.J. Song, K. Ragab, X. Tang, und N. Sun. IEEE J. Solid State Circuits, 52 (10): 2563-2575 (2017)A Second-Order Noise-Shaping SAR ADC With Passive Integrator and Tri-Level Voting.H. Zhuang, W. Guo, J. Liu, H. Tang, Z. Zhu, L. Chen, und N. Sun. IEEE J. Solid State Circuits, 54 (6): 1636-1647 (2019)