( en | de | ru )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Software architecture exploration for high-performance security processing on a multiprocessor mobile SoC.

, , , , , und . DAC, Seite 496-501. ACM, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepti Jha

Development of a new cell penetrating peptide: design, synthesis and applications = Entwicklung eines neuen zell-penetrierenden Peptids. Uni Tübingen, (2009)

Niraj Upadhayaya

Vandana Jha

Abhinand Jha

Susmit Jha

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating Conditional Statements in Embedded System Software: Systematic Methodologies for Reducing Energy Consumption., und . ESA/VLSI, Seite 63-69. CSREA Press, (2004)Detecting Multiple Faults in CMOS Circuits.. ITC, Seite 514-519. IEEE Computer Society, (1986)Synthesis of Fault Tolerant Architectures for Molecular Dynamics., und . ISCAS, Seite 247-250. IEEE, (1994)Graceful Degradation in Algorithm-Based Fault Tolerant Multiprocessor Systems., und . ISCAS, Seite 333-336. IEEE, (1994)Fully Dynamic Inference with Deep Neural Networks., , , und . CoRR, (2020)Analytical Modeling of the SMART NoC., und . IEEE Trans. Multi Scale Comput. Syst., 3 (4): 242-254 (2017)A Monolithic 3D Hybrid Architecture for Energy-Efficient Computation., und . IEEE Trans. Multi Scale Comput. Syst., 4 (4): 533-547 (2018)A Hierarchical Inference Model for Internet-of-Things., , und . IEEE Trans. Multi Scale Comput. Syst., 4 (3): 260-271 (2018)Totally self-checking checker designs for Bose-Lin, Bose, and Blaum codes.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (1): 136-143 (1991)Efficient Design for Testability Solution Based on Unsatisfiability for Register-Transfer Level Circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (7): 1339-1345 (2007)